В статье представлен метод разрядного распараллеливания операций сравнения, ориентированный на применение в системах информационного поиска. Метод основан на алгоритме алгебраического сложения полноразрядных двоичных чисел, который не использует вычисление переноса. При сравнении применяется аналог дополнительного кода в двоичной системе счисления. Особенности метода позволяют строить его применение одновременно для сравнения чисел и элементов строкового типа. На основе метода могут идентифицироваться совпадающие фрагменты слов с логарифмической оценкой временной сложности. Основная алгоритмическая схема видоизменяется для выполнения параллельного по битам суммирования полноразрядных двоичных полиномов. Полученный сумматор выполняет полное сложение с логарифмической от числа разрядов слагаемых оценкой временной сложности. При этом сумматор состоит из квадратичного от числа разрядов количества логических элементов. Отмечаются возможности применения предложенного метода для ускорения операций поиска, вставки, замены в двоичных и декартовых деревьях структур данных, указаны другие возможные области использования, включая идентификацию бинарных изображений и их фрагментов. Структура предложенных алгоритмов битового распараллеливания делает возможным их применение для повышения точности вычислительных операций за счет удлинения разрядной сетки представления операндов и сокращения потерь значащих цифр в операциях с плавающей точкой.

The paper presents a method of bit parallelization of comparison operations focused on the information retrieval systems usage. The method is based on the algebraic addition algorithm for single-digit binary numbers without using transfer computation. When comparing, the equivalent of additional code is used in the binary number system. The features of the method allow to implement it in order to compare numbers and elements of string type simultaneously. On the basis of the method, similar fragments of words with logarithmic estimation of time complexity can be identified. The main algorithmic scheme is modified to perform bit-parallel summation of full-bit binary polynomials. The resulting integrator performs a complete addition to the logarithmic estimation of time complexity on the number of digits of the components. In this case, the integrator consists of a quadratic number of bits of the number of logical elements. The possibilities of the proposed method implementation for speeding up the operations of searching, inserting, replacing data structures in binary and Cartesian trees are noted, other possible uses are indicated, including the identification of binary images and their fragments. The structure of the proposed algorithms of bit parallelization makes it possible to use them to improve the accuracy of computational operations by extending the bit grid of operand representation and reducing the loss of significant numbers in floating-point operations.